od Tommassino » 3. 2. 2010 13:38
Kviz:
kdy nastane deadlock
k cemu slouzi sekvencni obvody
co je to write-through cache
V jaky arcitekture sou typicky jednoadresovy instrukce
spocitat teoretickou propustnost sbernice se zadanejma parametrama
Rozdil strankovani a segmentace
kdy se proces zasekne na semaforu
Co je strukturalni hazard pipeline
Zbytek nepamatuju
2. Kolo:
Radic, mikroprogramovy radic, udelat v mikrokodu LOADPR (acc<=mem[pc+1+addr])
Virtualni pamet - strankovani, 48b VA do 40b FA pri 4KiB strankach, nakreslit schem, horni odhad page faultu
Komunikace za ucasti procesoru, k cemu je, mapovani zarizeni do pameti vs do vlastni pameti
Sbernice, pouziti, priklad komunikace, asynchronni vs synchroni
Kviz:
kdy nastane deadlock
k cemu slouzi sekvencni obvody
co je to write-through cache
V jaky arcitekture sou typicky jednoadresovy instrukce
spocitat teoretickou propustnost sbernice se zadanejma parametrama
Rozdil strankovani a segmentace
kdy se proces zasekne na semaforu
Co je strukturalni hazard pipeline
Zbytek nepamatuju
2. Kolo:
Radic, mikroprogramovy radic, udelat v mikrokodu LOADPR (acc<=mem[pc+1+addr])
Virtualni pamet - strankovani, 48b VA do 40b FA pri 4KiB strankach, nakreslit schem, horni odhad page faultu
Komunikace za ucasti procesoru, k cemu je, mapovani zarizeni do pameti vs do vlastni pameti
Sbernice, pouziti, priklad komunikace, asynchronni vs synchroni